近日,臺積電發佈了該公司2020年年度財報。正如該公司聯席CEO在致股東說明書中所說,對於臺積公司而言,2020年是深具挑戰的一年,但也是顯著成長與進步的一年。面臨全球COVID-19疫情帶來的動盪與地緣政治的緊張局勢,臺積電與客戶積極合作,並且加強技術領先、卓越製造,以及客戶信任的承諾。

  受惠於客戶對於臺積電領先業界的5納米(N5)及7納米(N7)技術的強勁需求,臺積公司的營收連續11年締造了歷史新高的紀錄,以美金計算,臺積電在2020年的營收同比增長了31.4%。作為對比,全球半導體產業較前一年成長約10%。

  臺積電方面繼續表示,,在5G及高效能運算(HPC)應用的產業大趨勢驅動之下,使半導體晶片內含量得到提升,臺積公司將當年度資本支出增加至172億美元。由於臺積公司進入了另一波更高的成長期,公司將會持續投資以掌握隨之而來的商機。

  在這份年度財報中,臺積電還對公司的市場、技術和未來發展進行了深入探討,本文摘錄如下,以饗讀者:

  首先看財報方面,以美元計算,臺積2020年的全年合併營收為455億1,000萬美元,稅後淨利為176億美元,較前一年度的全年合併營收346億3,000萬美元增加31.4%,較前一年度的稅後淨利111億8,000萬美元增加了57.5%。

  來到毛利率方面,據介紹,臺積電在2020年獲得了53.1%的利潤率,而前一年這項數據為46.0%;營業利益率為42.3%,前一年則為34.8%。稅後純益率為38.7%,也較前一年的稅後純益率32.3%增加了6.4個百分點。

  在客戶合作方面,臺積電方面表示,公司在2020年可以提供281種不同的制程技術,為510個客戶生產1萬1,617種不同的產品,應用範圍涵括整個電子應用產業,包括於個人電腦與其周邊產品、資訊應用產品、有線與無線通訊系統產品、伺服器與數據中心、汽車與工業用設備,以及包括數位電視、遊戲機、數位相機等消費性電子、人工智能物聯網及穿戴式裝置,與其他許多產品與應用。

  臺積電繼續指出,公司積極佈局全球各國專利,以品質並重為核心管理原則。在專利申請數量上,截至2020年年底,臺積公司在全球專利申請總數已累積超過6萬2,000件,包括2020年申請6,900件專利;在美國申請數名列專利申請人排行榜第三名,創歷史新高紀錄;且在臺灣的專利申請數亦連續五年位居全島第一。在專利獲准數量上,截至2020年年年底,臺積公司在全球總數已累積超過4萬5,000件,包括2020年取得超過4,500件全球專利,其中美國專利超過2,800件,名列美國專利權人第八名。

  據總結,臺積公司在2020年的主要成就包括:

  首先,臺積電在2020年的晶圓出貨量等效於1,240萬片十二吋晶圓,而2019年這個數字約為1,010萬片十二吋晶圓。

  這主要得益於臺積電臺灣公司的四座十二吋超大晶圓廠(GIGAFAB® Facilities)、四座八吋晶圓廠和一座六吋晶圓廠,並擁有一家百分之百持有之海外子公司—臺積電(南京)有限公司之十二吋晶圓廠及二家百分之百持有之海外子公司—WaferTech美國子公司、臺積電(中國)有限公司之八吋晶圓廠產能支援。

  臺積電進一步指出,公司四座超大晶圓廠的總產能已超過900萬片十二吋晶圓。晶圓十二廠、晶圓十四廠和晶圓十五廠目前提供0.13微米、90納米、65納米、40納米、28納米、20納米、16納米、10納米和7納米全世代以及其半世代設計的生產,目前5納米正在晶圓十八廠加速量產中。

  此外,為提供更先進的製造技術,公司亦在晶圓十二廠建置部分產能作為研發用途,以支援3納米、2納米及更先進制程的技術發展。

  其次,擁有最先進的制程技術是臺積公司在專業積體電路製造服務領域取得強大市場地位的重要關鍵。2020年,臺積電有58%的晶圓營收來自先進制程技術(16納米及以下更先進制程),高於2019年的50%。值得一提的是,臺積公司占全球半導體(不含記憶體)產值的24%,在2019年,這個數字為21%。

  根據財報,在2020年,臺積電持續投資研究與開發,全年研發總預算約占總營收之8.2%,此一研發投資規模相當或超越了許多其他高科技領導公司的規模。臺積電進一步指出,為了延續每二年半導體運算能力增加一倍之摩爾定律所面臨的技術挑戰日益困難,公司研發組織的努力著重於讓臺積公司能夠提供客戶率先上市且先進的技術和設計解決方案,幫助客戶取得產品的成功。

  臺積電在財報中指出,在2020年,隨著5納米技術的移轉及量產,公司的研發組織持續推動技術創新以維持業界的領導地位。當臺積公司3納米技術,作為第六代三維電晶體技術平臺,持續全面開發,並與主要客戶完成I設計及開始進行驗證的同時,臺積公司已開始全面開發領先半導體業界的2納米技術,同時針對2納米以下的技術進行探索性研究。

  據臺積電總結顯示,在2020年獲得的技術成果,公司在邏輯方面取得了以下多個方面的進展:

  1、3納米制程技術

  臺積電在2020年的研發著重於3納米制程技術基礎制程制定、良率提升、電晶體及導線效能改善,以及可靠性評估。相較於5納米制程技術,3納米制程技術顯著地改善晶片密度,在相同的功耗下提供更好的效能,或在相同的效能下提供更低的功耗。

  據臺積電透露,公司主要客戶已於2020年完成3納米IP的設計,並開始進行驗證。臺積公司預計於2020年完成3納米制程技術驗證以進入試產。

  2、2納米制程技術

  2nm方面,臺積電於2020年初步研究及路徑尋找之後,已進行2納米制程技術的研發階段,著重於測試鍵與測試載具之設計與實作、光罩製作以及矽試產。

  3、微影技術

  臺積電錶示,公司微影技術在2020年的研發重點在於3納米技術、2納米技術開發和下一世代納米技術開發的先期準備。針對3納米技術的開發,極紫外光(EUV)微影技術展現極佳的光學能力,與符合預期的晶片良率。研發單位正致力於極紫外光技術,以減少曝光機光罩缺陷及制程堆疊誤差,並降低整體成本。

  臺積電錶示,2020年,公司的2納米及更先進制程上將著重於改善極紫外光技術的品質與成本。臺積公司的極紫外光專案在光源功率及穩定度上有持續性的進展,光源功率的穩定與改善得以加快先進技術的學習速度與制程開發。此外,極紫外光光阻制程、光罩保護膜及相關的光罩基板也都展現顯著的進步,極紫外光技術已全面量產。

  4、光罩技術

  光罩技術在先進微影技術中極為關鍵。2020年,公司研發組織成功完成3納米制程光罩技術開發,大量導入更複雜且先進的極紫外光光罩技術,且持續精進極紫外光光罩技術,以滿足2納米微影技術在光罩上的需求。

  5、導線與封裝技術整合

  晶圓級系統整合技術(WLSI)在日益複雜的應用領域中藉由混合與匹配不同平臺而迅速發展。這些包含在晶圓級系統整合範圍內的技術被命名為3DFabric,因為它能夠實現精細間距的晶片到晶片連接,以及利用現有晶圓制程的統合製造理念。

  在3DFabric下,先嵌入晶片再做導線互連的所有制程都稱為整合型扇出(InFO)。而先做線路重布層(RDL),然後再將晶片嵌入預製的RDL上就稱為CoWoS®(Chip-on-Wafer-on-Substrate)。這個新的命名系統真實反映了制程的本質並指向將來的技術推進軌跡。與同級制程系統整合晶片(System on Integrated Chips, SoIC)、SoW(System on Wafer)和SoIS(System on Integrated Substrate)結合在一起,它們形成了通用的晶圓級系統整合技術家族,將推動產業界在面對更具挑戰和多樣化的運算系統整合需求下,滿足未來的系統級微縮需求。

  6、三維積體電路(3DIC)與系統整合晶片(TSMC-SoIC)

  系統整合晶片(TSMC-SoIC)是創新的晶圓級前段三維晶片(3DIC)堆疊平臺,具有卓越的接合密度、互連頻寬、功耗效率和薄形輪廓,可透過系統級微縮來延續摩爾定律,具有持續性的效能提升和成本優勢。系統整合晶片接下來可以使用傳統封裝或臺積公司新的3DFabric技術,例如CoWoS®或整合型扇出來做封裝,支援下一代高效能運算(HPC)、人工智能(AI)和行動應用產品。目前臺積公司已使用微米級接合間距制程完成了晶片對晶圓(Chip on Wafer, CoW)和晶圓對晶圓(Wafer on Wafer, WoW)堆疊制程的驗證,具有令人滿意的電性良率和可靠性結果。

  臺積公司將繼續追求系統整合晶片技術的微縮,以與臺積公司先進的矽技術保持一致,進一步提高電晶體密度、系統功耗、性能和麵積(Power, Performance, Area,PPA)與成本競爭力。

  7、後晶片(Chip Last)CoWoS®含有矽仲介層的CoWoS®是針對高端高效能運算與人工

  智能產品應用的2.5D領先技術。此技術具有一個大型的矽仲介層,該仲介層具有次微米級的繞線層和整合電容(integrated capacitors, iCap),因此可以在其上面放置系統單晶片(SoC)和高頻寬記憶體(HBM)等各種小晶片。正在開發的第五代CoWoS®具有創紀錄的矽仲介層面積,高達2,400平方毫米,相當於三個全光罩(full-reticle)尺寸。此技術預計於2021年上半年完成驗證。

  8、先晶片(Chip-First)整合型扇出(InFO)

  2020年,臺積公司持續領先全球大量生產第五代整合型扇出層疊封裝技術(InFO-PoP Gen-5)以支援行動應用,並大量生產第二代整合型扇出暨基板封裝技術(InFO-oS Gen-2)支援高效能運算晶粒分割的應用。

  第六代InFO-PoP已成功通過認證支援行動應用和增強散熱性能。如期開發完成的第三代InFO-oS提供了更多的晶片分割,整合於更大的封裝尺寸和更高的頻寬。為了滿足HPC應用的需求,臺積公司開發了超高頻寬整合型扇出暨局部矽互連技術(InFO Local Silicon Interconnect, InFO_LSI),其中系統單晶片小晶片(Chiplet)藉由超高密度局部矽互連(LSI)整合到三維InFO封裝中。無基板InFO使用多晶片異質整合與更細間距的晶片到晶片互連技術,已成功完成驗證以滿足消費性電子產品的應用。

  最新一代整合式被動元件技術(Integrated Passive Device, IPD)提供高密度電容器和低有效串聯電感(Effective Series Inductance, ESL)以增強電性,並已在InFO-PoP上通過認證。AI與5G行動應用將受惠於此增強的InFO-PoP技術。最新一代IPD預計於2021開始大量生產。

  9、先進導線技術

  臺積公司提供創新的技術讓互連導線可以持續微縮同時也兼顧晶片效能。2020年,公司提出全新未來互連導線的架構。在極小尺寸之下,這個新的架構可以克服銅金屬回填技術上的困難,同時顯著地降低導線的電阻跟電容。開發這些創新的解決方案,協助臺積公司延續其制程技術的全球領先地位。

  值得一提的是,臺積電除了持續發展技術以外,公司還聚焦在先進技術研究方面投入。

  臺積電錶示,元件及材料的創新,持續提升先進邏輯技術的效能並降低功耗。2020年,臺積公司在二維材料及納米碳管電晶體的研究持續走在業界前端。臺積公司在完整二吋晶圓上成功展示了一個合成單原子層厚單晶的六角斜方氮化硼(hexagonal Boron Nitride, hBN)的制程,這是一個重要的成就,因為hBN已顯示為二維材料元件通道的理想鈍化層。此傑出的基礎研究成果發表於2020年三月全球領先科學期刊之一的《自然》(Nature)。

  在2020年舉行的超大型積體電路技術研討會(Symposia on VLSI Technology),臺積公司展示了使用化學氣相沉積二硫化鉬單原子層的二維材料電晶體,在汲極壹伏特操作電壓下有最高的二維材料n通道場效電晶體電流。

  臺積公司也在2020年舉行的國際電子元件會議(International Electron Device Meeting, IEDM)介紹了一種新穎的薄膜介面介電層(ILX),它可以在納米碳管表面成核並均勻地長出小於0.5納米的薄膜,因而可以使用慣用的原子層沉積技術沉積納米碳管電晶體的high-k閘極介電層(二氧化鉿)。使用這個新穎的ILX,閘極長度微縮到15納米的上方閘極控制納米碳管電晶體,展示了接近理想的閘極控制。

  臺積公司持續尋找並探索支援人工智慧和高效能運算應用的新興高密度、非揮發性記憶體硬體加速器。臺積公司的先進技術研究處於最佳的位置,為持續一個技術制程接一個技術制程密度增加、提升效能、降低功耗鋪路,如同過去所做。

  在上一個章節,我們主要介紹了臺積電在邏輯電路方面的進展。但作為晶圓代工巨頭,臺積電其實在特殊工藝制程方面,也取得了不錯的成績。

  1、混合訊號/射頻

  2020年,臺積公司成功開發以3納米IP及以電磁模擬為基礎的LC振盪器設計解決方案,滿足高速SerDes電路設計的需求,此解決方案能協助電路設計人員縮短設計週期,並針對不同金屬層組合,提供LC振盪器元件及電路佈局之全方位服務。

  據他們介紹,2020是第一年終端使用者開始受惠於五代行動通訊技術(5G)網路的高傳輸速度、低延遲以及巨量物聯網連結的優勢,為了提升5G的成本與受益比,臺積公司提供各式7納米及6納米的射頻元件,以符合客戶在收發器設計的需求。藉由增強射頻切換器的效能,臺積公司開發40納米特殊制程支援頻率6GHz以下應用的5G射頻前端模組設計。針對較高頻段的毫米波設計,臺積公司亦提供28納米高效能精簡型強效版制程(28HPC+),增強功率放大器的效能,應用於5G毫米波前端模組設計。

  2、電源IC/雙極-互補金屬氧化半導體-雙重擴散金屬氧化半導體(BCD)

  2020年,臺積公司擴大其十二吋BCD技術的制程範疇,涵蓋90納米、55納米以及22納米,以因應快速成長的行動電源管理晶片應用,包括不同的整合度,以及特別的功耗成長需求。90納米BCD技術支援5伏到35伏的廣泛應用,將於2021年持續擴充。

  3、面板驅動

  2020年,臺 積 公司 開 發 晶 圓 堆 疊(WoW 28HPC/40HV)技術,相較於28HPC+,具有相似的穩定產品良率,且降低60%功耗。同時,28HV單晶片技術完成了客戶IP驗證以及128Mb SRAM良率驗證。這些技術是支援小尺寸面板4K解析度、有機發光二極體(OLED)和120Hz顯示驅動IC的領先技術。

  此外,臺積公司完成OLED在矽產品驗證並導入AR/VR應用的量產,具有優異的量產良率與照明均勻性。2021年,臺積公司規劃推出此技術的改良版,採用8伏電晶體提升晶圓堆疊效率,提高效能並降低成本,支援28HV OLED觸控顯示整合(TDDI)之應用。

  4、微機電系統

  2020年年,臺積公司完成模組化微機電系統(Modular MEMS)技術的驗證,以大量生產高解析度加速度計與陀螺儀。未來計畫包含開發下一世代高敏感度薄型麥克風、十二吋晶圓微機電光學影像穩定(Optical Image Stabilization, OIS)系統解決方案,以及生物微機電應用。

  5、氮化鎵半導體

  2020年,臺積公司開始量產第一代650伏和100伏增強型高電子移動率電晶體(E-HEMT),迅速拉升至全產能,公司持續擴充產能以因應客戶的需求,第二代650伏和100伏E-HEMT之品質因素(FOM)較第一代改善50%,預計於2021年年投入生產。

  此外,100伏空乏型高電子移動率電晶體(D-HEMT)已完成元件開發,具備優異的性能,且通過多家5G基地臺模組設計公司的工程驗證,預計於2021年進入試產。

  6、互補式金屬氧化物半導體(CMOS)影像感測器

  2020年,臺積公司在互補式金屬氧化物半導體影像感測器技術獲致數項技術創新,有四項主要成果:(1)畫素尺寸的微縮較前一年減少15%,目前大量生產中,支援行動裝置,高解析度影像感測應用;(2)完成技術移轉並開始量產車用規格等級,超高動態範圍的影像感測器,符合高可靠度標準;(3)鍺質飛時測距(TOF)感測器開始試產,提供較高的三維物件感測準確度並使用較長的光源波長,相較於矽質感測器,獲致較低的系統功耗,適合行動裝置與機器視覺應用;(4)成功開發第二代三維金屬-介電質-金屬(MiM)高密度畫素內嵌式電容,電容密度較前一代高三倍,支援全域式快門與高動態範圍影像感測器之應用。

  7、嵌入式快閃記憶體/新興記憶體

  2020年,臺積公司在嵌入式非揮發性記憶體技術領域達成數項重要的里程碑:在40納米制程方面,公司已成功量產分離閘(Split-Gate)反或閘式(NOR)技術,以支援消費性電子產品的應用與各種車用電子產品的應用;

  在28納米制程方面,支援高效能行動運算與高效能低漏電制程平臺的嵌入式快閃記憶體開發維持穩定的高良率,並已通過消費性電子與第一級車用電子技術驗證,預計於2021完成最高規格第零級車用電子技術驗證;

  臺積公司亦提供嵌入於非揮發性記憶體之電阻記憶體技術,作為低成本解決方案,支援對價格敏感的物聯網市場;40納米已完成技術驗證,客戶產品驗證持續進行,28納米已進入量產,22納米於2020年完成技術驗證。

  2020年,臺積公司在嵌入式磁性隨機存取記憶體技術取得大幅進展,22納米已完成技術驗證並成功進入量產,並榮獲2020年度快閃記憶體高峰會之最佳參展專案獎,支援最創新的人工智慧應用;22納米嵌入式磁性隨機存取記憶體預計於2021年完成技術驗證,支援車用電子應用;在16納米制程方面,維持穩定的高良率,預計於3032年完成技術驗證,以因應下一世代嵌入式記憶體,支援MCU、車用、物聯網以及人工智慧裝置等多項應用。

  為了維持及強化臺積公司的技術領先地位,臺積公司計畫持續大力投資研發。對於先進的CMOS邏輯技術,臺積公司的3納米及2納米CMOS技術將持續進展。

  此外,公司的前瞻研發工作將聚焦於2納米以下的技術,例如三維電晶體、新記憶體及低電阻導線等領域,符合進度以期為技術平臺提供堅實的基礎。關於三維積體電路先進封裝,具有節能效益的子系統整合和微縮的創新,能夠進一步增強CMOS邏輯應用。在特殊制程技術方面,臺積公司更加著重於新的特殊技術,例如射頻及三維智能感測器,以支援5G及智能物聯網的應用。

  臺積電主要研發計畫摘要

  2017年,臺積公司成立先進技術研究部門,將持續專注於新材料、制程、元件、納米線、記憶體等未來八至十年後的長期研發。臺積公司也持續與外部的研究組織合作,從學術界到產業聯盟,以延續摩爾定律為目標,為提供客戶具成本效益的技術及製造解決方案鋪路。

  憑藉著優異、高度專注的研發團隊,加上對創新的堅定承諾,臺積公司對自身的能力有信心,為客戶提供有競爭力的系統單晶片技術,確保公司在未來業務的成長及獲利。




外匯天眼

** 博客文章文責自負,不代表本公司立場 **