Rambus公司（NASDAQ: RMBS）作為主要晶片及矽知識產權供應商，致力令數據更快更安全。該公司今日宣布推出全套DDR5 9600客戶記憶體模組晶片組，專為未來新一代人工智能個人電腦（AI PC）中的高效能CUDIMM、CQDIMM及CSODIMM模組而設。該晶片組包括新一代Gen2客戶時脈驅動器（CKD02），提供突破性效能，支援個人電腦記憶體模組運作速度高達每秒9600兆次傳輸（MT/s），以及電源管理集成電路（PMIC5120）和序列存在檢測集線器（SPD Hub）。
隨着代理式人工智能興起，個人電腦現時可實時規劃、執行及調整工作流程。這些工作負載需要持續的上下文、並行處理以及處理器與系統記憶體之間不斷的數據移動，大幅增加頻寬及容量。同時，將DDR5記憶體擴展至每秒超6400兆次傳輸（MT/s）會帶來新的技術挑戰，包括訊號衰減、時脈抖動及時序不穩定。為應對這些挑戰，行業正轉向時脈記憶體模組，包括用於桌面電腦的CUDIMM及CQDIMM，以及用於手提電腦的CSODIMM，這些模組均整合模組內客戶時脈驅動器（CKD），以調節及重新分配時脈訊號。
DDR5 9600客戶記憶體模組晶片組 AP圖片
新的Rambus DDR5 9600客戶晶片組為運作速度介乎每秒8000至9600兆次傳輸（MT/s）的時脈DDR5模組提供完整解決方案。該晶片組專為效能及可擴展性而設計，支援新一代人工智能個人電腦、筆記型電腦及工作站。透過解決模組層面的訊號完整性、供電及系統協調問題，Rambus簡化高效能記憶體模組解決方案的設計及部署。
Rambus記憶體介面晶片高級副總裁兼總經理Rami Sethi表示：「代理式工作負載本質上對記憶體需求更大，推動人工智能個人電腦對更高記憶體頻寬、更大容量及更高效率的需求。我們的DDR5 9600客戶晶片組，配備Gen2客戶時脈驅動器，為人工智能驅動的生產力、新一代遊戲及專業內容創作，提供智能高效能客戶系統所需效能基礎。」
IDC研究副總裁Jeff Janukowicz指出：「隨着人工智能驅動的工作負載在客戶裝置上日益普及，記憶體子系統創新將是釋放其全部潛力的關鍵。為滿足不斷增長的效能需求，行業正轉向CUDIMM及CSODIMM等時脈記憶體架構，旨在解決更高數據傳輸速率下的訊號完整性及時序挑戰。提供穩定高速運作的完整晶片組解決方案，將在加速新一代人工智能個人電腦的普及中發揮關鍵作用。」
Rambus DDR5 9600客戶晶片組支援高頻寬、大容量、時脈客戶記憶體模組，並包括：
- Gen2客戶時脈驅動器（CKD02）
- 電源管理集成電路（PMIC5120）
- 序列存在檢測集線器（SPD Hub）
（美聯社）
XCENA，一間為人工智能（AI）基礎設施開發以記憶體為中心運算方案的半導體公司，今日在「Hot Chips 2026」記憶體環節中，介紹其運算型CXL記憶體架構MX1的設計及實測效能。XCENA產品總監Harry Kim在會上指出，MX1如何將大規模記憶體擴展、固態硬碟（SSD）支援容量及可編程近記憶體運算，整合到單一CXL Type 3裝置中，以應對人工智能基礎設施日益增長的記憶體限制。
MX1的介紹是經「Hot Chips」計劃委員會的技術審查程序選出。
XCENA在Hot Chips 2026介紹MX1架構，整合記憶體擴展及近記憶體運算 AP圖片
隨着人工智能模型持續擴展，系統效能日益受記憶體容量、數據傳輸及高頻寬記憶體擴展的經濟效益所限制，而非單純運算能力。MX1旨在透過擴展記憶體容量，並分擔部分記憶體密集型操作，包括向量搜尋、KV快取檢索及數據預處理，以輔助中央處理器（CPU）、圖像處理器（GPU）及人工智能加速器，讓主處理器可專注於運算密集型推論。
MX1將三項架構功能整合到單一CXL Type 3裝置中：
XCENA在Hot Chips 2026介紹MX1架構，整合記憶體擴展及近記憶體運算 AP圖片
XCENA產品總監Harry Kim表示：「『Hot Chips』是業界根據技術優點評估新運算架構的平台。我們的介紹分享了MX1的架構設計、軟件模型及實測效能，展示運算型CXL記憶體如何協助應對人工智能基礎設施日益增長的容量及數據傳輸挑戰。」
數據處理工作負載的實測效能
XCENA評估了MX1在六個常見於分析及人工智能流程的代表性數據處理核心上的表現，包括壓縮、解壓縮、Parquet解碼、小於篩選、LIKE篩選及聚合。
與透過CXL處理數據的主機CPU相比，單一MX1的吞吐量高達4.7倍，能源效率則高出18.7倍。與從本地DDR5記憶體處理數據的相同主機CPU相比，MX1的吞吐量高達2.0倍，能源效率則高出6.2倍。¹
Kim指出：「這些結果證明，在數據儲存位置附近執行高度並行、記憶體密集型工作負載的價值。MX1旨在透過減少不必要的數據傳輸，輔助主處理器，讓CPU資源可繼續專注於操作系統服務、協調及通用運算。」
軟件模型及供應情況
開發人員可透過XCENA基於LLVM的軟件工具鏈，使用標準C/C++或Rust編程MX1。PXL運行時負責調度及同步裝置內RISC-V處理核心的工作負載，同時提供共享虛擬地址空間，簡化複雜數據結構及多應用程式執行的記憶體管理。
在框架層面，XCENA的XFLARE分析庫可與SQL引擎及基於FAISS的向量搜尋整合。該軟件堆棧亦正擴展以支援廣泛採用的人工智能及數據框架，包括Apache Arrow、PyTorch及向量數據庫，並計劃隨時間推移增加更多SDK整合。
XCENA計劃於2026年底前開始大規模生產，並以2027年為首批客戶收入目標。
關於XCENA
XCENA是一間以記憶體為中心的人工智能運算公司，重新定義記憶體在人工智能基礎設施中的角色。XCENA基於開放的Compute Express Link（CXL）標準，開發能更有效擴展及利用記憶體的產品，協助客戶提升人工智能基礎設施效能，同時降低延遲、功耗及總擁有成本（TCO）。
XCENA由三星電子（Samsung Electronics）及SK海力士（SK hynix）的半導體資深人士創立，結合半導體設計專業知識與全棧軟件開發套件（SDK），協助超大規模數據中心、雲端供應商及企業大規模部署及優化人工智能基礎設施。XCENA總部位於南韓城南市，並在美國加州森尼韋爾設有辦事處，迄今已籌集1.85億美元，其中包括1.35億美元的B輪融資。
（美聯社）
