Skip to Content Facebook Feature Image

2026年世界人工智能大會籌備就緒 300款AI產品全球首發

兩岸

2026年世界人工智能大會籌備就緒 300款AI產品全球首發
兩岸

兩岸

2026年世界人工智能大會籌備就緒 300款AI產品全球首發

2026年07月10日 00:22 最後更新:00:25

2026年世界人工智能大會暨人工智能全球治理高級別會議的籌備工作已進入最後階段,上海將於7月17至20日舉行這次盛事。

這次大會是展示尖端科技及塑造全球人工智能治理討論的重要平台,旨在將科技從實驗室帶入日常生活,讓公眾親身體驗。大會將舉辦超過140場論壇,匯聚超過1400名海內外專家。

更多相片
影片截圖 CGTN圖片

影片截圖 CGTN圖片

影片截圖 CGTN圖片

影片截圖 CGTN圖片

影片截圖 CGTN圖片

影片截圖 CGTN圖片

影片截圖 CGTN圖片

影片截圖 CGTN圖片

影片截圖 CGTN圖片

影片截圖 CGTN圖片

影片截圖 CGTN圖片

影片截圖 CGTN圖片

大會將在世博、張江及西岸三個地點舉行,設有四個展館,總面積超10萬平方米,約14個足球場大小。超過1000家參展商將展示超過3000項尖端科技,並有超過300款人工智能產品將全球首發。

主會場設於上海世博展覽館,將展示機械人及人工智能如何融入日常生活,北廣場已設置大會相關元素及標誌。

世博園區展館將劃分為三個區域,各展示人工智能如何融入日常生活。其中一個區域設有實時汽車生產線,參觀者可近距離觀看機械人組裝車輛。另一個區域重現智能社區,機械人擔任導盲犬、家務助理等角色。第三個區域則設互動環節,邀請參觀者與機械人實時競技及玩樂。

張江區域將舉行機械人格鬥賽、機械狗競速賽及由參觀者操控的障礙賽,並全日開放智能網球及人工智能乒乓球遊戲。

一個大型虛實融合遊戲空間將提供沉浸式體驗。

在西岸區域,參觀者可親手製作機械人,並嘗試腦機接口夾公仔遊戲。大會亦會舉辦人工智能生成內容音樂比賽、機械狗障礙挑戰賽,以及結合人工智能與非物質文化遺產的展覽等特別活動。

這次盛事亦會延伸至場館以外,設有六條主題漫步路線,連接24個城市地標。夜幕降臨後,精彩活動將繼續,包括首次舉辦的青年人工智能音樂綜藝節目、國際夜話、產品評測環節及創作者展示之夜。

(CGTN)

影片截圖 CGTN圖片

影片截圖 CGTN圖片

影片截圖 CGTN圖片

影片截圖 CGTN圖片

影片截圖 CGTN圖片

影片截圖 CGTN圖片

影片截圖 CGTN圖片

影片截圖 CGTN圖片

影片截圖 CGTN圖片

影片截圖 CGTN圖片

影片截圖 CGTN圖片

影片截圖 CGTN圖片

XCENA,一間為人工智能(AI)基礎設施開發以記憶體為中心運算方案的半導體公司,今日在「Hot Chips 2026」記憶體環節中,介紹其運算型CXL記憶體架構MX1的設計及實測效能。XCENA產品總監Harry Kim在會上指出,MX1如何將大規模記憶體擴展、固態硬碟(SSD)支援容量及可編程近記憶體運算,整合到單一CXL Type 3裝置中,以應對人工智能基礎設施日益增長的記憶體限制。

MX1的介紹是經「Hot Chips」計劃委員會的技術審查程序選出。

XCENA在Hot Chips 2026介紹MX1架構,整合記憶體擴展及近記憶體運算 AP圖片

XCENA在Hot Chips 2026介紹MX1架構,整合記憶體擴展及近記憶體運算 AP圖片

隨着人工智能模型持續擴展,系統效能日益受記憶體容量、數據傳輸及高頻寬記憶體擴展的經濟效益所限制,而非單純運算能力。MX1旨在透過擴展記憶體容量,並分擔部分記憶體密集型操作,包括向量搜尋、KV快取檢索及數據預處理,以輔助中央處理器(CPU)、圖像處理器(GPU)及人工智能加速器,讓主處理器可專注於運算密集型推論。

MX1將三項架構功能整合到單一CXL Type 3裝置中:

XCENA在Hot Chips 2026介紹MX1架構,整合記憶體擴展及近記憶體運算 AP圖片

XCENA在Hot Chips 2026介紹MX1架構,整合記憶體擴展及近記憶體運算 AP圖片

XCENA產品總監Harry Kim表示:「『Hot Chips』是業界根據技術優點評估新運算架構的平台。我們的介紹分享了MX1的架構設計、軟件模型及實測效能,展示運算型CXL記憶體如何協助應對人工智能基礎設施日益增長的容量及數據傳輸挑戰。」

數據處理工作負載的實測效能

XCENA評估了MX1在六個常見於分析及人工智能流程的代表性數據處理核心上的表現,包括壓縮、解壓縮、Parquet解碼、小於篩選、LIKE篩選及聚合。

與透過CXL處理數據的主機CPU相比,單一MX1的吞吐量高達4.7倍,能源效率則高出18.7倍。與從本地DDR5記憶體處理數據的相同主機CPU相比,MX1的吞吐量高達2.0倍,能源效率則高出6.2倍。¹

Kim指出:「這些結果證明,在數據儲存位置附近執行高度並行、記憶體密集型工作負載的價值。MX1旨在透過減少不必要的數據傳輸,輔助主處理器,讓CPU資源可繼續專注於操作系統服務、協調及通用運算。」

軟件模型及供應情況

開發人員可透過XCENA基於LLVM的軟件工具鏈,使用標準C/C++或Rust編程MX1。PXL運行時負責調度及同步裝置內RISC-V處理核心的工作負載,同時提供共享虛擬地址空間,簡化複雜數據結構及多應用程式執行的記憶體管理。

在框架層面,XCENA的XFLARE分析庫可與SQL引擎及基於FAISS的向量搜尋整合。該軟件堆棧亦正擴展以支援廣泛採用的人工智能及數據框架,包括Apache Arrow、PyTorch及向量數據庫,並計劃隨時間推移增加更多SDK整合。

XCENA計劃於2026年底前開始大規模生產,並以2027年為首批客戶收入目標。

關於XCENA

XCENA是一間以記憶體為中心的人工智能運算公司,重新定義記憶體在人工智能基礎設施中的角色。XCENA基於開放的Compute Express Link(CXL)標準,開發能更有效擴展及利用記憶體的產品,協助客戶提升人工智能基礎設施效能,同時降低延遲、功耗及總擁有成本(TCO)。

XCENA由三星電子(Samsung Electronics)及SK海力士(SK hynix)的半導體資深人士創立,結合半導體設計專業知識與全棧軟件開發套件(SDK),協助超大規模數據中心、雲端供應商及企業大規模部署及優化人工智能基礎設施。XCENA總部位於南韓城南市,並在美國加州森尼韋爾設有辦事處,迄今已籌集1.85億美元,其中包括1.35億美元的B輪融資。

(美聯社)

你 或 有 興 趣 的 文 章